PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-055799

(43)Date of publication of application: 10.03.1988

(51)Int.CI.

G11C 17/00

(21)Application number : 61-200415

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

26.08.1986 (72)Inventor

(72)Inventor: KOBAYASHI SHINICHI


TOYAMA TAKESHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To effectively allow device discrimination codes to work even when repairing is executed by writing the data of a device discrimination code in two or more column repair lines beforehand.

constitution: A device discrimination code storage element 2a is connected to a transistor Tr 1 for the device discrimination code connected to the bit lines B1WBm of a memory cell array 2. A device discrimination code storage element for repair 20a in which the codes of the same content with the device discrimination code is provided in a redundant circuit 20. When the bit line B1 is defective, the circuit 20 is made to select a column repair line BS1 instead of the line B1 so far selected. As the data of the same device code with a Tr 3 are written in a Tr 5, the data of accurate device code are read out. In a case where the line Bm is defective, by selecting a column repair line BS2 similarly, an accurate maker code is read out since the data of the same maker code with a Tr 4 are written beforehand in a Tr 6.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-55799

Dint Cl.

維別記号

庁内整理番号

❷公開 昭和63年(1988)3月10日

G 11 C 17/00

309

F - 6549 - 5B

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 半導体記憶装置

到特 图 昭61-200415

縠

❷出 顧 昭61(1986)8月26日

砂発 明 者 小 林

真 -- 兵庫県伊

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

@発明者 外 山

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

印出 頤 人 三菱電機株式会社

四代 理 人 弁理士 早瀬 憲一

東京都千代田区丸の内2丁目2番3号

月 細 書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) 冗長回路を備えた半導体記憶装置において、 メモリセルアレイ本体のピットラインに接続さ れデバイス機別コードが書き込まれたデバイス機 期コード記憶素子と、

上記冗長団路のピットラインに接続され上記デ パイス機別コードと同じ内容のコードが書き込まれたリペア用デバイス機別コード記憶業子とを備 えたことを特徴とする半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、冗長国路を加えた半導体配復装置 に関し、殊にデバイス機別コードを有する半導体 記憶装置に関するものである。

〔従来の技術〕

デパイス識別コードとは半導体記憶装置のメーカ、ピン配置、品種、容量、書込み電圧(BPR

第2図はデバイス歳別コードを有する従来のEPROM (Erasable Programmable Read Only Hemery) のメモリ構造を示す回路図である。図において、1はデバイス識別コード用のトランジスタ、2はメモリセルトランジスタ2aを有するメモリセルアレイ本体、20はリベア用トランジスタ20aを有する冗長回路、3.4はデバイスコードを容込んであるトランジスタ、メーカコードを容

き込んであるトランジスタ (デバイス識別コード 記憶業子)、B., B., B., …, B., はピットライン、W., W., W., …, W., はワードライン、BS 3. BS 4 はコラムリペアラインを示す。

なお外部からのアドレス入力により所定のアドレスを選択する機構及び冗長回路のうちメモリセルアレイ本体の不良ビットとリベア用トランジスタとを散換する機構等は図示していない。

はずであったビットラインの代わりにコラムリベアラインBS3.又はBS4が選択される。

(発明が解決しようとする問題点)

健来のデバイス識別コードを備えたEPROMは以上の様に構成されているので、もしデバイス 識別コードのデータを書き込んであるピットラインに不良が生じた場合、リペアを行うことにより 不良数済用のピットラインがアクセスされるので、 デバイス識別コードのデータが全く読み出せなく なるという問題がある。

この発明は上記のような問題点を解消するため になされたもので、デバイス増別コードのデータ を書き込んであるピットラインに不良が生じた場 合、リペアを行ってもデバイス識別コードのデー タを提出すことが出来る半導体配信装置を得る事 を目的とする。

(問題点を解決するための手段)

この発明に係る半導体記憶装置は、予め 2 本以上のコラムリベアを増え、それぞれにデバイス機 別コードのデータ(デバイスコード、メーカコー

ド)を割り当て、デバイスコードのデータが審書 込んであるピットラインが不良の場合、デバイス コードを書き込んであるコラムリペアラインにリ ペアし、メーカコードのデータが審書込んである ピットラインが不良の場合はメーカコードを書き 込んであるコラムリペアラインにリペアし方る様 にしたものである。

(作用)

 アラインにリペアすることにより、デバイス機利 用コードのデータが有効に働くことができる。

(実施例)

以下、この発明の一実施例を図について説明する。第1図は本発明の一実施例による半導体記憶 装置を示し、図において、第2図と同一符号は問 一のものを示す。5、6はデバイスコードのリペア用のトランジスタ、メーカコードのリペア用記憶 オーシンスタ(リペアオスコードのデータがオースはディスコードのデータを書き込んであるコラムリペアラインであるコークである。

第1図において、デバイスコードのデータが書き込んであるピットラインB1が不良の場合、冗長回路にてそれまでピットラインB1を選択していたのを、コラムリペアラインBS1を選択する様にする。トランジスタ3と同じデバイスコードのデータが予めなき込んであるので、正確なデバイスコードのデータが読み出

せる。又、メーカコードのデータが含む込まれているピットラインBmが不良の場合、該ピットラインBmを選択する代わりにコラムリベアラインBS2を選択すればよい。トランジスタ6にはあらかじめトランジスタ4と同じメーカコードのデータが書き込んであるので、正確なメーカコードが読みだせる。

尚、上記実施例ではコラムリペアラインをデバイスコード、メーカコード各1本づつとしたが、それ以上の本数であっても全く差し支えない。又、上記実施例ではEPROMの場合について説明したが、EPROM、SRAM 。DRAM等、全ての半導体記憶整置に適用できる事はいうまでもない。

またデバイス機別コードもメーカコード及びデバイスコードについてのみ示したが、考えうる他のコードであってもよいことは勿論である。

(発明の効果)

以上の様に、この発明に係る半導体記憶装置に よれば、デバイス識別コードのデータを予め2本


W。はワードライン、WSはデバイス機関コード 用ワードラインBi,Bi,Bi, m, B。はピットラ イン、BS1はデバイスコードのデータが書き込 んであるコラムリベアライン、BS2はメーカコ ードのデータが書き込んであるコラムリベアライ ン、BS3、BS4はコラムリベアラインを示す。 なお図中周一符号は関一又は相当部分を示す。

代理人 早湖 塞一

以上のコラムリベアラインにも書き込むように構成したので、デバイス識別コードのデータが書き込んであるピットラインに不良がある場合でもコラムリベアによって読みだせる為、リベアを行ってもデバイス識別コードを有効に働かせる事が出来るという効果がある。

4. 図面の簡単な説明

第1図はこの発明の一実施例によるEPROMのメモリ構造を示す回路図、第2図は従来のEPROMのメモリ構造を示す回路図である。



2a: メモリセルトランジスタ

20: 冗長回路

. 200:リペア用トランジスタ

